电工基础知识_电工技术-电工最常见电路

当前位置: 电工基础主页 > 电工基础 >

企业级硬件仿真系统——OmniArk芯神鼎

时间:2023-09-22 11:28来源:未知 作者:admin 点击:
为了满足日益复杂的 芯片 设计,以及日益旺盛的国产化需求,思尔芯全新推出企业级硬件 仿真 系统——OmniArk芯神鼎。超大容量搭配诸多创新软件让用户实现MHz级仿真加速、全自动智

为了满足日益复杂的芯片设计,以及日益旺盛的国产化需求,思尔芯全新推出企业级硬件仿真系统——OmniArk芯神鼎。超大容量搭配诸多创新软件让用户实现MHz级仿真加速、全自动智能编译流程、强大调试能力、多种仿真验证模式,丰富的VIP库。拥有多项自主知识产权的核心技术,目前已在多个芯片设计企业推广使用。帮助汽车电子CPUAI5G云计算等SoC 设计所需的复杂验证。

01. 产品硬件介绍

超大容量可扩展的硬件芯神鼎采用超大规模可扩展商用FPGA阵列架构设计,机箱模块结构,方便维护和扩展。产品形态从桌面型到机柜型,最大设计规模可达10亿门,满足从IP级到系统级的功能验证需求。便捷易用的软件系统芯神鼎包含一套便捷易用的软件系统,支持GUI图形界面和TCL脚本命令,集成编译、运行、调试的完整流程。

02. 快速移植和部署

支持Verilog,System Verilog等常用开发语言用户设计语法自动纠错自动化的门控时钟、三态、多驱等处理

03. 全自动智能编译流程

芯神鼎整个编译流程皆为全自动,较少需要用户干预,通过多种核心技术,就能实现高效编译与自由设计。


多线程(进程)并行综合超大规模的用户内存自动建模映射多时钟域时序分析,运行频率估算Smart P&R技术,帮助参数智能优化增量编译,减少编译时间

04. MHz级仿真加速

为了加速汽车电子、CPU、AI、5G、云计算等领域复杂片上系统(SoC)的硬件和软件验证,芯神鼎采用4大技术创新,可实现高达数MHz的仿真速度。

时序驱动的分割和路由算法:兼顾最小切割和关键路径延时时序驱动的TDM和引脚分配:关键路径采用更小的Ratio比系统级时序建模及时序分析:准确估算最大运行频率、为时序驱动算法提供反馈ABS(Auto-Block Select)技术:解决超大规模设计的性能挑战

05. 强大的调试纠错能力

芯神鼎有着多样化信号采集手段,比如:静态探针,动态探针,信号全可视(IO/Register/Logic/Memory),更有灵活设置信号触发方式,支持对任意信号的波形实时抓取。此外还支持存储器后门读写,可以为固件的装载和调试提供便利;支持Force/Release/Deposit,方便进行故障注入测试;并且内置了波形查看工具,并支持波形与RTL代码反标,方便在RTL源码级调试,使得整个调试纠错能力更高效。

06. 多种仿真验证模式

芯神鼎拥有多种的仿真验证模式,如TBA、ICE、QEMU等模式,满足多种验证场景的需求。

07. 丰富的VIP库

芯神鼎拥有丰富的VIP库,支持常见高性能接口的速度适配,如AHB、AXI、PCIe、DDREthernetUSB等,可以满足不同验证场景需求。OmniArk 芯神鼎思尔芯企业级硬件仿真系统助力芯片设计验证加速

全文完 (责任编辑:admin)
相关文章
------分隔线----------------------------
栏目列表
推荐内容