电工基础知识_电工技术-电工最常见电路

当前位置: 电工基础主页 > 配电知识 >

IE低压配电系统总SPD的标准(2)

时间:2013-02-26 13:21来源:未知 作者:y930712 点击:
5.残压Ures,当冲击电流通过SPD时,在其端子处呈现的电压峰值。Ures与冲击电涌通过SPD时的波形和峰值电流有关。为表征SPD性能,经常使用Ures / Uas =残压比

5.残压Ures,当冲击电流通过SPD时,在其端子处呈现的电压峰值。Ures与冲击电涌通过SPD时的波形和峰值电流有关。为表征SPD性能,经常使用Ures / Uas =残压比这一概念,残压比一般应小于3,越小则表征着SPD性能指数越好。
6.箝位电压Uas,当浪涌电压达到Uas值时,SPD进入箝位状态。过去认为箝位电压即标称压敏电压,即SPD上通过1mA电流时在其两端测得的电压。而实际上通过SPD的电流可能远大于测试电流1mA,这时不能不考虑SPD两端已经抬高的Ures(残压)对设备保护的影响。从压敏电压至箝位电压的时间比较长,对MOV而言约为100ns。
7.电压保护水平UP(保护电平),一个表征SPD限制电压的特性参数,它可以从一系列的参考值中选取(如0.08、0.09、……1、1.2、1.5、1.8、2……8、10KV等),该值应比在SPD端子测得的最大限制电压大,与设备的耐压一致。

 
(责任编辑:admin)
相关文章
------分隔线----------------------------
栏目列表
推荐内容