本文的关键要点

・通过采取措施防止SiC MOSFET中栅极－源极间电压的负电压浪涌，来防止SiC MOSFET的LS导通时，SiC MOSFET的HS误导通。

・具体方法取决于各电路中所示的对策电路的负载。

・如果栅极驱动IC没有控制功能，则很难通过米勒钳位进行抑制。

・作为米勒钳位的代替方案，通过结合使用钳位肖特基势垒二极管和误导通抑制电容器，与正浪涌之间取得平衡，从而达到优化的目的。

继上一篇“正电压浪涌对策”之后，本文将会通过示例来看针对负电压浪涌的对策及其效果。

关于SiC功率元器件中栅极－源极间电压产生的浪涌，在之前发布的Tech Web基础知识 SiC功率元器件 应用篇的“SiC MOSFET：桥式结构中栅极－源极间电压的动作”中已进行了详细说明。

负电压浪涌对策

右图显示了同步升压电路中LS关断时栅极－源极电压的行为，该图在之前的文章中也使用过。要想抑制事件（IV），即HS（非开关侧）的VGS的负浪涌，正如在上一篇文章“浪涌抑制电路”的表格中所总结的，采用浪涌抑制电路的米勒钳位用MOSFET Q2、或钳位用SBD（肖特基势垒二极管）D3是很有效的方法（参见下面的验证电路）。

下面的电路是上一篇中用来验证正浪涌对策的抑制电路。使用“（a）无抑制电路、（b）仅有米勒钳位用的MOSFET（Q2）、（c）仅有钳位用的肖特基势垒二极管、（d）仅有误导通抑制电容器C1”这四种电路，通过“双脉冲测试”确认了VGS的浪涌电压。

下面是双脉冲测试中关断时的波形、从上到下依次显示了开关侧栅极－源极电压（VGS_HS）、非开关侧栅极－源极电压（VGS_LS）、漏极－源极电压（VDS）和漏极电流（ID）。图中一并列出了前述的抑制电路（a）、（b）、（c）、以及同时具备抑制电路（b）和（c）的电路（e）的波形。

从这个波形图中可以看出，除了没有对策电路的（a）外，其他任何一个抑制电路都可以消除负浪涌。

接下来，请看仅连接了误导通抑制电容器C1的验证电路（d）在双脉冲测试中的关断波形。电路图与上面给出的电路图一样。波形（a）是没有C1的比较用波形，波形（b）、（c）和（d）是有C1、C1分别为2.2nF、3.3nF和4.7nF时的波形。与不加C1的（a）相比，加了C1的波形（b）、（c）、（d）中，VGS_LS的负浪涌略有降低，但效果并不明显。因此，作为对策，需要从抑制电路（b）和（c）中作出选择，但由于（c）不能抑制正浪涌，所以最终选择（b）。如果米勒钳位控制困难且无法选择抑制电路（b），则需要通过结合使用（c）和（d）来测试和优化整个系的效率。

　　审核编辑：汤梓红