EMI 和输出噪声取决于所有组件——原理图中的组件以及附加组件。以我的经验，我们需要特别小心高 di/dt 循环中的附加组件。它们会导致转换器出现异常行为和更高的压力，还会导致更高的输出噪声和 EMI。PCB 布局中高 di/dt 环路的尺寸必须保持最小，以最大限度地减少高 di/dt 环路电感和 SW 节点上的振铃。高 dv/dt 节点，如 SW 节点，应保持尽可能小以避免与其他节点的电容耦合，但必须足够大以处理所需电流。观看有关 EMI 和电路板布局最佳实践的 视频 ，并进入 TI 的三米室内测试评估板。
在IC选择时，IC的引脚排列往往被忽视。但是，当需要进行电路板布局设计和 EMI 测试时，IC 的引脚输出可能是整体设计和性能中相当关键的部分。
在我看来，通过对切换器 IC 进行周到的引脚分配，可以使切换器的高性能电路板布局变得更加容易。
一个好的引脚应该使工程师能够实施以下准则：
1. 最小化关键的高 di/dt 环路。
2. 保持高 dv/dt 节点尽可能小，在尽可能少的层上。
3. 保护电路中敏感、易受噪声影响的节点。
下面是一个示例，使用新的LM43603和LM46002 SIMPLE SWITCHER 同步转换器：

使 VIN 和 PGND 引脚彼此相邻，工程师可以将输入电容器放置在 IC 旁边，并有效地将高 di/dt 环路面积降至最低。较小的环路面积意味着较低的电感。高 di/dt 环路中的较低电感将在开关节点上产生较少的振铃，从而减少通过电感器上的寄生电容耦合到输出的噪声。总体而言，最小化的高 di/dt 环路面积可降低 EMI 和更安静的输出电压。
将 SW 引脚放置在 IC 的对角(相对于 VIN 和 PGND)，工程师可以通过短而宽的走线将电感器直接连接到引脚。这使电路板设计人员能够避免将高 dv/dt SW 节点运行到其他层。它最大限度地减少了快速 SW 节点与其他易受 EMI 和噪声影响的节点的电容耦合。
说到不喜欢噪声的节点，反馈引脚被仔细地放置在相对于 SW 节点的对面(远)角落。使反馈节点远离噪声源对于降压转换器的正常运行非常重要。此外，将 AGND 引脚紧邻 FB 允许工程师将电阻分压器紧邻 FB 引脚放置，从而使敏感节点尽可能小。 (责任编辑：admin)